[ 1주차 ] 실리콘 VLSI 기술

실리콘 VLSI 기술 정리

 

- 트랜지스터, MOSFET, CMOS, 스케일링, 반도체 공정과 패키징까지 -

📕 글의 목적
 이 글은 실리콘 VLSI 기술의 기본 흐름을 트랜지스터의 발명에서 시작해 BJT, MOSFET, NMOS/PMOS, CMOS 회로, 집적회로, 스케일링, 반도체 제조 공정, 다층 금속배선, 패키징까지 연결해 정리한 글이다. 단순히 개념을 나열하는 것이 아니라, 현대 디지털 반도체가 왜 MOSFET과 CMOS를 중심으로 발전했는지, 그리고 회로가 실제 실리콘 칩으로 구현되기 위해 어떤 공정과 구조가 필요한지 이해하는 데 초점을 둔다.

목차

• 1. 실리콘 반도체 기술의 출발점: 트랜지스터
• 2. 트랜지스터의 기본 개념: 작은 입력으로 큰 전류를 제어하는 소자
• 3. BJT에서 MOSFET으로: 현대 VLSI의 핵심 소자
• 4. MOSFET의 동작 원리: 게이트 전압으로 채널을 제어한다
• 5. NMOS와 PMOS의 전류 흐름 제어
• 6. CMOS 기술: PMOS와 NMOS를 함께 사용하는 논리회로
• 7. 집적회로 IC와 VLSI의 발전
• 8. 스케일링과 무어의 법칙
• 9. 반도체 공정: 회로를 실리콘 위에 구현하는 방법
• 10. 3차원 CMOS 구조와 다층 금속배선
• 11. 반도체 칩과 패키징
• 12. 전체 흐름 요약
• 13. 핵심 개념 정리
• 14. 한 문장 결론

1. 실리콘 반도체 기술의 출발점 : 트랜지스터

 현대 반도체 기술은 트랜지스터(Transistor)의 발명에서 시작되었다. 트랜지스터는 전류나 전압을 제어하거나 증폭할 수 있는 반도체 소자이며, 오늘날 CPU, 메모리, GPU, 센서 등 거의 모든 반도체 칩의 기본 구성 요소로 사용된다.

 최초의 트랜지스터는 1947년 미국 벨 연구소에서 존 바딘, 윌리엄 쇼클리, 월터 브래튼에 의해 개발된 점접촉 트랜지스터(Point Contact Transistor)이다. 이들은 작은 전기 신호를 이용해 더 큰 전류 흐름을 제어하거나 증폭할 수 있는 반도체 소자를 구현했고, 이 공로로 1956년 노벨 물리학상을 공동 수상하였다.

 트랜지스터가 등장하기 전에는 진공관이 전기 신호 증폭과 스위칭에 사용되었다. 그러나 진공관은 크기가 크고, 전력 소모가 많으며, 열이 많이 발생한다는 한계가 있었다. 반면 트랜지스터는 작고, 전력 소모가 적으며, 대량 생산이 가능하다. 이 차이 덕분에 전자기기의 소형화, 고성능화, 저전력화가 가능해졌다.

 

1) 최초의 점접촉 트랜지스터와 2)간단한 도식 및 3) 진공관·트랜지스터의 크기 비교

💡 핵심 관점
 트랜지스터는 단순한 전자 부품이 아니라, 전기 신호를 제어하는 가장 기본적인 스위치이자 증폭기다. 수많은 트랜지스터를 실리콘 칩 안에 집적할 수 있게 되면서 현대적인 컴퓨터와 메모리 반도체가 가능해졌다.

2. 트랜지스터의 기본 개념 : 작은 입력으로 큰 전류를 제어하는 소자

 트랜지스터는 기본적으로 3개의 단자(Terminal)를 가진 반도체 소자이다. 강의 초반에서 자주 등장하는 BJT(Bipolar Junction Transistor)는 트랜지스터의 기본 동작을 이해하기 좋은 예시다.

단자	역할
베이스(Base)	작은 입력 전류를 받아 전체 전류 흐름을 제어한다.
이미터(Emitter)	전하를 방출하는 영역이다.
컬렉터(Collector)	전하를 모으는 영역이다.

 BJT는 베이스에 작은 전류가 흐르면 컬렉터와 이미터 사이에 더 큰 전류가 흐르는 방식으로 동작한다. 예를 들어 베이스에 1mA가 흐를 때 컬렉터에 99mA가 흐르면, 작은 입력 전류가 큰 출력 전류를 제어하는 증폭 효과가 나타난다. 이 원리는 마이크에서 발생한 작은 전기 신호를 앰프가 증폭하여 큰 소리로 출력하는 과정과 비슷하다. 그래서 초기 트랜지스터 설명에서는 증폭 기능이 중요하게 다루어진다.
 하지만 현대 디지털 반도체에서 트랜지스터는 단순히 신호를 증폭하는 부품에 머무르지 않는다. 디지털 회로에서는 트랜지스터가 주로 스위치처럼 동작한다. 전류가 흐르면 1, 흐르지 않으면 0으로 해석할 수 있기 때문에, 트랜지스터는 컴퓨터가 정보를 처리하는 논리회로의 기본 단위가 된다. 

 

BJT의 베이스·이미터·컬렉터 구조와 전류 증폭 동작 이미지

3. BJT에서 MOSFET으로: 현대 VLSI의 핵심 소자

 BJT는 트랜지스터의 기본 개념을 이해하기 좋은 출발점이다. 그러나 현대 실리콘 집적회로, 특히 CPU와 메모리 같은 디지털 반도체의 핵심 소자는 대부분 MOSFET이다.

 MOSFET은 Metal-Oxide-Semiconductor Field-Effect Transistor의 약자이다. 이름에서 알 수 있듯이 금속 게이트, 산화막, 반도체 구조를 바탕으로 동작하며, 전류가 아니라 게이트 전압에 의해 전류 흐름을 제어하는 트랜지스터이다.

단자	역할
Gate	전압을 인가하여 채널 형성 여부를 제어한다.
Source	전하가 들어오거나 나가는 기준 단자이다.
Drain	전류가 흐르는 반대쪽 단자이다.
Body / Substrate	트랜지스터가 형성되는 반도체 기판 영역이다.

 BJT와 MOSFET의 가장 큰 차이는 제어 방식이다. BJT는 베이스 전류로 컬렉터-이미터 전류를 제어한다. 반면 MOSFET은 게이트 전압으로 소스-드레인 사이의 전류 흐름을 제어한다. 이 차이 때문에 MOSFET은 디지털 회로에서 스위치로 사용하기 매우 적합하다.

구분	BJT	MOSFET
제어 방식	베이스 전류로 제어	게이트 전압으로 제어
주요 단자	베이스, 이미터, 컬렉터	게이트, 소스, 드레인, 바디
주요 기능	전류 증폭	전류 스위칭 및 제어
입력 특성	입력 전류가 필요함	이상적으로 게이트 전류가 거의 흐르지 않음
현대 VLSI 중요도	제한적	매우 높음

📌 BJT와 MOSFET의 관계
 BJT는 트랜지스터의 기본 원리를 이해하기 위한 출발점이고, 현대 VLSI 기술의 실제 핵심 소자는 MOSFET이다. 디지털 반도체를 이해할 때는 BJT의 증폭 개념보다 MOSFET의 전압 제어 스위칭 개념이 더 중요하다.

BJT와 MOSFET의 단자 구조 비교 이미지

4. MOSFET의 동작 원리 : 게이트 전압으로 채널을 제어한다

 MOSFET의 핵심은 게이트 전압으로 소스와 드레인 사이에 전류가 흐를 수 있는 길, 즉 채널(Channel)을 만들거나 없애는 것이다.

 MOSFET의 게이트 아래에는 얇은 절연막이 있고, 그 아래에 반도체 영역이 있다. 게이트에 전압을 걸면 절연막을 사이에 두고 전기장이 형성된다. 이 전기장이 반도체 표면의 전하 분포를 바꾸면서 소스와 드레인 사이에 전류가 흐를 수 있는 채널이 형성된다.

 즉, MOSFET은 기계식 스위치처럼 접점이 물리적으로 붙었다 떨어지는 방식이 아니다. 전압에 의해 반도체 내부에 전류가 흐를 수 있는 길을 만드는 전자적 스위치로 이해해야 한다.

MOSFET 동작의 핵심 흐름
게이트에 전압 인가 → 절연막을 사이에 둔 전기장 형성 → 반도체 표면 전하 분포 변화 → 채널 형성 → 소스-드레인 전류 흐름

 이때 중요한 개념이 문턱전압(Threshold Voltage, Vth)이다. 문턱전압은 MOSFET이 꺼진 상태에서 켜진 상태로 바뀌기 위해 필요한 최소 게이트 전압이다. 게이트 전압이 문턱전압을 넘으면 채널이 형성되고, 전류가 흐를 수 있다.

MOSFET에서 게이트 전압에 의해 채널이 형성되는 이미지

🔑 해석 시 주의점
 MOSFET의 게이트는 절연막으로 채널과 분리되어 있다. 따라서 이상적으로는 게이트로 DC 전류가 거의 흐르지 않는다. 이 특성이 CMOS 회로의 낮은 정적 전력 소모와 연결된다. 다만 실제 소자가 매우 작아지면 게이트 산화막 터널링과 누설전류가 문제가 될 수 있다.

5. NMOS와 PMOS의 전류 흐름 제어

 현대 CMOS 회로는 NMOS와 PMOS라는 두 종류의 MOSFET을 함께 사용한다. 두 소자는 모두 게이트 전압으로 전류를 제어하지만, 켜지고 꺼지는 조건이 서로 반대이다.

5.1  NMOS의 동작

 NMOS는 전자를 주요 운반자로 사용하는 MOSFET이다. 일반적으로 P형 기판 또는 P-well 위에 N+ 소스와 N+ 드레인이 형성된다.

 NMOS는 게이트에 높은 전압이 인가되면 켜진다. 게이트 전압이 충분히 높아지면 게이트 아래의 P형 반도체 표면에 전자가 모이고, N형 채널이 형성된다. 이 채널을 통해 소스와 드레인 사이에 전류가 흐를 수 있다. 반대로 게이트 전압이 낮으면 채널이 형성되지 않으므로 전류가 거의 흐르지 않는다.

게이트 입력	NMOS 상태	결과
낮은 전압, 0	OFF	전류가 거의 흐르지 않는다.
높은 전압, 1	ON	전류가 흐른다.

 디지털 회로에서 NMOS는 주로 출력 노드를 GND, 즉 0으로 끌어내리는 역할을 한다. 이를 Pull-down network라고 한다.

5.2 PMOS의 동작

 PMOS는 정공을 주요 운반자로 사용하는 MOSFET이다. 일반적으로 N-well 위에 P+ 소스와 P+ 드레인이 형성된다.

 PMOS는 NMOS와 반대로 동작한다. 게이트에 낮은 전압이 인가되면 켜지고, 게이트에 높은 전압이 인가되면 꺼진다.

 PMOS의 소스는 보통 전원 전압인 VDD에 연결된다. 게이트 전압이 낮아지면 소스와 게이트 사이에 충분한 전압 차이가 생기고, 게이트 아래에 정공이 모이면서 P형 채널이 형성된다. 이때 VDD에서 출력 노드 방향으로 전류가 흐를 수 있다.

게이트 입력	PMOS 상태	결과
낮은 전압, 0	ON	전류가 흐른다.
높은 전압, 1	OFF	전류가 거의 흐르지 않는다.

디지털 회로에서 PMOS는 주로 출력 노드를 VDD, 즉 1로 끌어올리는 역할을 한다. 이를 Pull-up network라고 한다.

5.3 NMOS와 PMOS 비교

구분	NMOS	PMOS
주요 운반자	전자	정공
형성 위치	P형 기판 또는 P-well	N-well
게이트가 1일 때	ON	OFF
게이트가 0일 때	OFF	ON
회로 내 역할	출력을 GND로 내림	출력을 VDD로 올림
네트워크 이름	Pull-down	Pull-up

NMOS와 PMOS는 서로 반대로 동작한다. 이 상보적 동작 특성이 CMOS 회로의 핵심이다.

NMOS와 PMOS의 ON/OFF 조건 및 전류 흐름 비교 이미지

6. CMOS 기술 : PMOS와 NMOS를 함께 사용하는 논리회로

 CMOS는 Complementary Metal-Oxide-Semiconductor의 약자이다. 여기서 Complementary는 상보적이라는 의미이다. 즉, CMOS는 서로 반대로 동작하는 PMOS와 NMOS를 함께 사용하여 논리회로를 구성하는 기술이다.

 CMOS의 가장 기본적인 회로는 인버터(Inverter)이다. 인버터는 입력을 반대로 바꾸는 회로이다.

입력	출력
0	1
1	0

CMOS 인버터의 기본 구조 : VDD | PMOS | 출력 | NMOS | GND

 입력이 0이면 PMOS는 ON, NMOS는 OFF가 된다. 이때 출력 노드는 PMOS를 통해 VDD와 연결되므로 출력은 1이 된다. 반대로 입력이 1이면 PMOS는 OFF, NMOS는 ON이 된다. 이때 출력 노드는 NMOS를 통해 GND와 연결되므로 출력은 0이 된다.

입력	PMOS	NMOS	출력
0	ON	OFF	1
1	OFF	ON	0

 CMOS 회로는 PMOS와 NMOS가 서로 반대 상태로 동작한다. 정상적인 0 또는 1 상태에서는 VDD에서 GND로 직접 연결되는 전류 경로가 거의 형성되지 않는다. 따라서 CMOS 회로는 정지 상태에서 전력 소모가 작다는 장점이 있다.
 CMOS 회로의 전력 소모는 주로 입력이 0에서 1, 또는 1에서 0으로 바뀌는 스위칭 순간에 발생한다. 이때 회로 내부의 게이트 커패시턴스와 배선 커패시턴스를 충전하거나 방전하면서 동적 전력이 소모된다.

전력 종류	설명
동적 전력	스위칭 과정에서 커패시턴스를 충전·방전하며 발생한다.
단락 전력	순간적으로 PMOS와 NMOS가 동시에 켜질 때 발생한다.
누설 전력	OFF 상태에서도 미세하게 흐르는 전류에 의해 발생한다.

 CMOS는 저전력, 고집적, 대량 생산에 유리하기 때문에 현대 CPU, 메모리, 모바일 프로세서, 센서 회로 등 대부분의 디지털 반도체에 사용된다. 

 

CMOS 인버터 구조와 입력 0/1에 따른 PMOS·NMOS 동작 이미지

7. 집적회로 IC와 VLSI의 발전

 트랜지스터가 발명된 이후 반도체 기술은 개별 소자를 만드는 단계에서 여러 소자를 하나의 칩 안에 넣는 단계로 발전했다. 이것이 집적회로(Integrated Circuit, IC)이다.

 집적회로는 트랜지스터, 저항, 배선 등 여러 회로 구성 요소를 하나의 작은 반도체 칩 안에 집적한 회로를 의미한다. 집적회로의 등장은  전자기기의 소형화, 경량화, 저전력화, 고성능화를 가능하게 했다.

 초기의 회로는 개별 트랜지스터와 부품을 하나씩 연결해 만들었다. 그러나 이런 방식은 회로가 복잡해질수록 크기가 커지고, 배선이 복잡해지며, 고장 가능성도 높아진다. 반면 집적회로는 수많은 소자를 하나의 칩 위에 동시에 형성하기 때문에 대량 생산에 유리하고, 회로의 속도와 신뢰성도 향상된다.

 이후 집적회로는 더 많은 트랜지스터를 하나의 칩에 넣는 방향으로 발전했다. 이를 VLSI(Very Large Scale Integration)라고 한다. VLSI는 매우 많은 수의 트랜지스터와 회로 요소를 하나의 칩 안에 집적하는 기술이다.

 현대 CPU, GPU, 메모리 반도체에는 수십억 개 이상의 트랜지스터가 포함된다. 이는 단순히 트랜지스터 수가 많다는 의미가 아니라, 작은 공간 안에 연산, 저장, 제어, 통신 기능을 모두 구현할 수 있다는 의미이다.

집적도 향상의 장점	설명
고성능	더 많은 트랜지스터를 이용해 복잡한 연산을 빠르게 수행할 수 있다.
저전력	소자가 작아질수록 필요한 전하량과 동작 전력이 줄어들 수 있다.
소형화	동일한 기능을 더 작은 칩 면적에 구현할 수 있다.
다기능화	연산, 메모리, 통신, 센서 기능 등을 하나의 칩에 통합할 수 있다.

 다만 집적도가 높아질수록 제조 공정은 훨씬 복잡해진다. 트랜지스터 크기와 배선 간격이 작아지면서 포토리소그래피, 식각, 박막 증착, 이온 주입, 평탄화 등의 공정 정밀도가 매우 중요해진다.

 

초기 집적회로와 현대 CPU 칩 내부 레이아웃 비교 이미지

8. 스케일링과 무어의 법칙

 반도체 산업의 핵심 발전 방향 중 하나는 스케일링(Scaling)이다. 스케일링은 트랜지스터와 배선의 크기를 줄여 같은 면적 안에 더 많은 소자를 집적하는 것을 의미한다.

스케일링 효과	설명
집적도 증가	같은 칩 면적에 더 많은 트랜지스터를 배치할 수 있다.
속도 향상	전자가 이동해야 하는 거리가 짧아져 동작 속도 향상이 가능하다.
전력 감소	작은 소자는 상대적으로 적은 전하로 동작할 수 있다.
제조 단가 절감	웨이퍼 한 장에서 더 많은 칩을 생산할 수 있다.

 이러한 발전 흐름을 설명하는 대표적인 개념이 무어의 법칙(Moore’s Law)이다. 무어의 법칙은 칩 안에 포함되는 트랜지스터 수가 일정 기간마다 두 배씩 증가할 것이라는 경험적 법칙이다. 강의 흐름에서는 이를 “칩 안에 있는 트랜지스터의 숫자가 매 2년마다 2배로 증가한다”는 형태로 이해할 수 있다.
 무어의 법칙은 물리 법칙이라기보다는 반도체 산업의 기술 발전 추세를 설명하는 경험적 법칙이다. 실제로 반도체 산업은 수십 년 동안 트랜지스터 크기를 줄이고 집적도를 높이면서 성능 향상을 이어왔다.
 하지만 최근에는 단순한 스케일링만으로 성능을 계속 높이기 어려워지고 있다. MOSFET의 크기가 매우 작아질수록 게이트가 채널을 완전히 제어하기 어려워지기 때문이다.

스케일링 한계	설명
누설전류 증가	OFF 상태에서도 전류가 새어 나간다.
짧은 채널 효과	채널 길이가 짧아져 게이트의 전류 제어 능력이 약해진다.
게이트 산화막 터널링	절연막이 너무 얇아 전자가 통과할 수 있다.
발열 문제	많은 트랜지스터가 좁은 면적에서 동작하며 열이 발생한다.
공정 변동성 증가	원자 몇 개 수준의 차이도 소자 특성에 영향을 줄 수 있다.

 따라서 현대 반도체 기술은 단순히 트랜지스터를 작게 만드는 방향에서 벗어나, 새로운 소자 구조와 소재를 도입하는 방향으로 발전하고 있다. 대표적으로 FinFET, GAA(Gate-All-Around) 같은 3차원 소자 구조가 사용된다. 이러한 구조는 게이트가 채널을 더 넓은 면에서 감싸도록 만들어, 작은 크기에서도 전류 제어 능력을 높이는 방식이다.

스케일링 - 무어의 법칙 그래프

9. 반도체 공정 : 회로를 실리콘 위에 구현하는 방법

 반도체 칩은 단순히 실리콘 위에 회로를 그리는 방식으로 만들어지지 않는다. 여러 공정이 반복되면서 각 영역의 전기적 특성을 만들고, 절연막과 금속 배선을 쌓아 회로를 완성한다.

공정	역할
포토리소그래피	빛과 마스크를 이용해 원하는 회로 패턴을 웨이퍼 위에 전사한다.
산화막 성장	실리콘 표면에 SiO₂ 같은 절연막을 형성한다.
확산 / 이온 주입	불순물을 주입해 P형 또는 N형 반도체 영역을 형성한다.
박막 증착	절연막, 금속막, 반도체막 등을 웨이퍼 위에 얇게 형성한다.
식각	필요 없는 박막을 제거해 원하는 패턴을 형성한다.
평탄화	표면 높이를 균일하게 만들어 다음 공정의 정밀도를 확보한다.

 이러한 공정은 한 번만 수행되는 것이 아니라 수십 회에서 수백 회 반복된다. 현대 CMOS 공정에서는 트랜지스터 형성, 컨택 형성, 절연층 형성, 금속 배선 형성, 비아 형성 등이 층층이 반복된다. 제조 관점에서는 반도체 공정을 크게 FEOL, MOL, BEOL로 나누어 이해할 수 있다. 이 구분은 트랜지스터 형성 공정과 배선 공정을 연결해서 이해하는 데 중요하다.

구분	의미	역할
FEOL	Front-End-Of-Line	트랜지스터 자체를 형성하는 공정
MOL	Middle-Of-Line	트랜지스터와 배선을 연결하는 컨택 공정
BEOL	Back-End-Of-Line	다층 금속 배선을 형성하는 공정

📊 공정 데이터 관점
 트랜지스터 크기와 배선 간격이 작아질수록 공정 조건의 미세한 변화가 전기적 특성에 직접 영향을 준다. 포토, 식각, 증착, 이온 주입, CMP 같은 공정의 균일도와 변동성 관리는 수율과 품질 분석의 핵심이 된다.

 

포토리소그래피·식각·증착·이온 주입 공정 흐름

10. 3차원 CMOS 구조와 다층 금속배선

 현대 CMOS 칩은 단순한 평면 구조가 아니다. 트랜지스터는 실리콘 표면 근처에 형성되지만, 그 위에는 여러 층의 절연막과 금속 배선이 쌓인다. 따라서 실제 반도체 칩은 수직 방향으로도 복잡한 3차원 구조를 가진다.

CMOS 칩의 수직 구조 예시
상부 금속 배선층
비아
중간 금속 배선층
비아
하부 금속 배선층
컨택
트랜지스터 영역
실리콘 기판

구성 요소	설명
기판(Substrate)	기본이 되는 실리콘 웨이퍼이다.
웰(Well)	PMOS 또는 NMOS를 형성하기 위한 도핑 영역이다.
소스/드레인(Source/Drain)	전류가 들어오고 나가는 영역이다.
게이트(Gate)	채널의 전류 흐름을 제어하는 전극이다.
컨택(Contact)	트랜지스터와 금속 배선을 연결하는 접점이다.
비아(Via)	서로 다른 금속 배선층을 수직으로 연결하는 통로이다.
금속 배선층(Metal Layer)	회로 요소들을 전기적으로 연결하는 층이다.

 트랜지스터가 실리콘 기판 위에 형성되었다고 해서 곧바로 회로가 완성되는 것은 아니다. 논리회로로 동작하려면 수많은 NMOS와 PMOS가 정해진 방식으로 서로 연결되어야 한다. 이 연결을 담당하는 것이 금속 배선층이다.
 단일 금속층만 사용하면 복잡한 회로를 연결하기 어렵다. 배선이 서로 교차해야 하는 경우가 많고, 트랜지스터 수가 증가할수록 연결해야 할 신호 경로도 급격히 많아지기 때문이다. 따라서 현대 반도체 칩은 여러 층의 금속 배선을 쌓고, 필요한 위치에서 비아를 통해 위아래 금속층을 연결한다.

다층 금속배선 역할	설명
신호 전달	트랜지스터 사이의 논리 신호를 전달한다.
전원 공급	VDD와 GND를 회로 전체에 안정적으로 공급한다.
클럭 분배	CPU 내부의 동작 타이밍 신호를 전달한다.
장거리 연결	칩 내부 먼 영역 사이를 연결한다.
집적도 향상	복잡한 회로를 제한된 면적 안에 배치할 수 있게 한다.

 다층 금속막 형성에는 금속 증착, 패터닝, 절연층 채우기, 평탄화, 비아 컨택 형성 등이 반복적으로 필요하다. 이때 배선끼리 원하지 않는 위치에서 연결되면 단락 불량이 발생하고, 연결되어야 하는 위치에서 연결이 끊기면 오픈 불량이 발생한다. 따라서 금속 배선 공정은 반도체 수율과 신뢰성에 직접적인 영향을 준다.
 또한 금속 배선에도 저항이 있고, 배선 사이에는 기생 커패시턴스가 존재한다. 이 때문에 고집적 칩에서는 트랜지스터 자체의 속도뿐만 아니라 배선 지연(RC delay)도 성능에 큰 영향을 준다.

 

3차원 CMOS 단면 구조와 다층 금속배선·비아 연결 구조 이미지

11. 반도체 칩과 패키징

 반도체 제조는 웨이퍼 위에 트랜지스터와 배선을 형성하는 것으로 끝나지 않는다. 웨이퍼 공정이 끝난 뒤에는 칩을 개별 다이로 자르고, 외부 회로와 연결할 수 있도록 패키지에 넣는 과정이 필요하다.

단계	설명
웨이퍼 제조	고순도 실리콘 웨이퍼를 준비한다.
전공정	웨이퍼 위에 트랜지스터와 배선을 형성한다.
검사	웨이퍼 상태에서 칩의 전기적 특성을 검사한다.
다이싱	웨이퍼를 개별 칩 단위로 절단한다.
패키징	칩을 보호하고 외부 회로와 연결한다.
최종 검사	패키지 상태에서 성능과 신뢰성을 확인한다.

 패키징은 단순히 칩을 보호하는 역할만 하지 않는다. 고성능 반도체에서는 패키지가 전기적 신호 전달, 열 방출, 칩 간 연결 성능에 큰 영향을 준다. 최근에는 여러 개의 칩을 하나의 패키지 안에 배치하는 첨단 패키징 기술도 중요해지고 있다.
 목적에 따라 제작된 반도체 칩은 CPU, 메모리, 그래픽 처리 장치, 센서, 통신 칩 등 다양한 용도로 사용된다. 즉, VLSI 기술은 단일 소자 수준의 기술이 아니라 회로 설계, 웨이퍼 공정, 배선, 검사, 패키징까지 이어지는 전체 시스템 기술로 이해해야 한다.

 

웨이퍼, 다이싱, 패키징, 최종 반도체 칩 흐름 이미지를 삽입한다.

12. 전체 흐름 요약

 실리콘 VLSI 기술의 흐름은 트랜지스터의 발명에서 시작해 MOSFET, CMOS, 집적회로, 스케일링, 다층 배선, 패키징으로 이어진다. 각 개념은 따로 떨어진 지식이 아니라 하나의 연결된 흐름으로 이해해야 한다.

13. 핵심 개념 정리

핵심 개념	설명
트랜지스터	전류나 전압을 제어하거나 증폭하는 3단자 반도체 소자이다.
BJT	베이스 전류로 컬렉터-이미터 전류를 제어하는 전류 제어형 트랜지스터이다.
MOSFET	게이트 전압으로 소스-드레인 전류를 제어하는 전압 제어형 트랜지스터이다.
Gate	MOSFET에서 채널 형성 여부를 제어하는 단자이다.
Channel	소스와 드레인 사이에 전류가 흐르는 경로이다.
Threshold Voltage	MOSFET이 켜지기 위해 필요한 최소 게이트 전압이다.
NMOS	게이트가 1일 때 켜지고 출력을 GND로 끌어내리는 트랜지스터이다.
PMOS	게이트가 0일 때 켜지고 출력을 VDD로 끌어올리는 트랜지스터이다.
CMOS	PMOS와 NMOS를 상보적으로 조합한 저전력 디지털 회로 기술이다.
IC	여러 회로 요소를 하나의 칩 안에 집적한 회로이다.
VLSI	매우 많은 수의 트랜지스터를 하나의 칩에 집적하는 기술이다.
스케일링	소자와 배선 크기를 줄여 집적도를 높이는 기술이다.
무어의 법칙	칩 안의 트랜지스터 수가 약 2년마다 두 배로 증가한다는 경험적 법칙이다.
짧은 채널 효과	소자가 작아지면서 게이트의 채널 제어 능력이 약해지는 현상이다.
FEOL	트랜지스터를 형성하는 전공정 영역이다.
MOL	트랜지스터와 배선을 연결하는 컨택 공정 영역이다.
BEOL	다층 금속 배선을 형성하는 후반 배선 공정 영역이다.
Contact	트랜지스터와 금속 배선을 연결하는 접점이다.
Via	서로 다른 금속 배선층을 수직으로 연결하는 통로이다.
RC Delay	배선 저항과 기생 커패시턴스로 인해 신호 전달이 지연되는 현상이다.
패키징	칩을 보호하고 외부 회로와 연결하는 후공정이다.

14. 한 문장 결론

 실리콘 VLSI 기술은 MOSFET을 기본 단위로 하여 PMOS와 NMOS를 조합한 CMOS 회로를 만들고, 이를 고밀도로 집적한 뒤 다층 금속배선과 정밀 공정으로 연결하여 고성능·저전력·소형 반도체 칩을 구현하는 기술이다.

🧩 최종 정리
 트랜지스터는 반도체 칩의 기본 단위이고, MOSFET은 현대 VLSI의 핵심 소자이다. NMOS와 PMOS의 상보적 동작을 이용하면 CMOS 논리회로를 구성할 수 있으며, 이 회로를 수십억 개 이상 집적하고 다층 금속배선으로 연결하면 CPU, 메모리, GPU와 같은 현대 반도체 칩이 된다. 따라서 VLSI를 이해하려면 소자 구조, 회로 동작, 공정, 배선, 패키징을 하나의 흐름으로 연결해서 봐야 한다.

출처

※ 「K-MOOK」 반도체 공정 입문 강의자료